The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits
Produktnummer:
18e7048851d9a941e7ab9dda4f8172344f
| Autor: | Jespers, Paul |
|---|---|
| Themengebiete: | CMOS ROM Transistor integrated circuit large signal compact models low-voltage, low-power analog CMOS circuits micro-alloy transistor parameter acquisition sizing methodology static-induction transistor |
| Veröffentlichungsdatum: | 03.05.2012 |
| EAN: | 9781461425052 |
| Sprache: | Englisch |
| Seitenzahl: | 171 |
| Produktart: | Kartoniert / Broschiert |
| Verlag: | Springer US |
| Untertitel: | The semi-empirical and compact model approaches |
Produktinformationen "The gm/ID Methodology, a sizing tool for low-voltage analog CMOS Circuits"
In "The gm/ID Methodology, a Sizing Tool for Low-Voltage Analog CMOS Circuits", we compare the semi-empirical to the compact model approach. Small numbers of parameters make the compact model attractive for the model paves the way towards analytic expressions unaffordable otherwise. The E.K.V model is a good candidate, but when it comes to short channel devices, compact models are either inaccurate or loose straightforwardness. Because sizing requires basically a reliable large signal representation of MOS transistors, we investigate the potential of the E.K.V model when its parameters are supposed to be bias dependent. The model-driven and semi-empirical methods are compared considering the Intrinsic Gain Stage and a few more complex circuits. A series of MATLAB files found on extras-springer.com allow redoing the tests.
Sie möchten lieber vor Ort einkaufen?
Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.
Juristische Fachbuchhandlung
Georg Blendl
Parcellistraße 5 (Maxburg)
8033 München
Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen