Designing Reliable and Efficient Networks on Chips
Murali, Srinivasan
Produktnummer:
1873e338329149499bafac85bbfaa2558b
| Autor: | Murali, Srinivasan |
|---|---|
| Themengebiete: | Design Networks on Chips Reliability Systems on Chips Topology integrated circuit metal-oxide-semiconductor transistor |
| Veröffentlichungsdatum: | 28.10.2010 |
| EAN: | 9789048182008 |
| Sprache: | Englisch |
| Seitenzahl: | 198 |
| Produktart: | Kartoniert / Broschiert |
| Verlag: | Springer Netherland |
Produktinformationen "Designing Reliable and Efficient Networks on Chips"
Developing NoC based interconnect tailored to a particular application domain, satisfying the application performance constraints with minimum power-area overhead is a major challenge. With technology scaling, as the geometries of on-chip devices reach the physical limits of operation, another important design challenge for NoCs will be to provide dynamic (run-time) support against permanent and intermittent faults that can occur in the system. The purpose of Designing Reliable and Efficient Networks on Chips is to provide state-of-the-art methods to solve some of the most important and time-intensive problems encountered during NoC design.
Sie möchten lieber vor Ort einkaufen?
Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.
Juristische Fachbuchhandlung
Georg Blendl
Parcellistraße 5 (Maxburg)
8033 München
Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen