Multi-Net Optimization of VLSI Interconnect
Produktnummer:
18495036ee83d04edaa3c7431aa560045e
| Autor: | Kolodny, Avinoam Moiseev, Konstantin Wimer, Shmuel |
|---|---|
| Themengebiete: | Embedded Systems Interconnection networks Interconnect optimization Interconnect scalability Multi-Net Optimization of VLSI Interconnect Networks on Chip On-chip interconnect VLSI Interconnect |
| Veröffentlichungsdatum: | 08.11.2014 |
| EAN: | 9781461408208 |
| Sprache: | Englisch |
| Seitenzahl: | 233 |
| Produktart: | Gebunden |
| Verlag: | Springer US |
Produktinformationen "Multi-Net Optimization of VLSI Interconnect"
This book covers layout design and layout migration methodologies for optimizing multi-net wire structures in advanced VLSI interconnects. Scaling-dependent models for interconnect power, interconnect delay and crosstalk noise are covered in depth, and several design optimization problems are addressed, such as minimization of interconnect power under delay constraints, or design for minimal delay in wire bundles within a given routing area. A handy reference or a guide for design methodologies and layout automation techniques, this book provides a foundation for physical design challenges of interconnect in advanced integrated circuits.
Sie möchten lieber vor Ort einkaufen?
Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.
Juristische Fachbuchhandlung
Georg Blendl
Parcellistraße 5 (Maxburg)
8033 München
Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen