Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs
Produktnummer:
1806da25a6a2b2464fa1498593ee4653f8
| Autor: | Chakrabarty, Krishnendu Noia, Brandon |
|---|---|
| Themengebiete: | 3D Built-in Seft Test 3D IC Test 3D Integrated Circuit Design 3D Memory Test BIST for TSVs Through-Silicon Via |
| Veröffentlichungsdatum: | 02.12.2013 |
| EAN: | 9783319023779 |
| Sprache: | Englisch |
| Seitenzahl: | 245 |
| Produktart: | Gebunden |
| Verlag: | Springer International Publishing |
Produktinformationen "Design-for-Test and Test Optimization Techniques for TSV-based 3D Stacked ICs"
This book describes innovative techniques to address the testing needs of 3D stacked integrated circuits (ICs) that utilize through-silicon-vias (TSVs) as vertical interconnects. The authors identify the key challenges facing 3D IC testing and present results that have emerged from cutting-edge research in this domain. Coverage includes topics ranging from die-level wrappers, self-test circuits, and TSV probing to test-architecture design, test scheduling, and optimization. Readers will benefit from an in-depth look at test-technology solutions that are needed to make 3D ICs a reality and commercially viable.
Sie möchten lieber vor Ort einkaufen?
Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.
Juristische Fachbuchhandlung
Georg Blendl
Parcellistraße 5 (Maxburg)
8033 München
Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen