ASIC Design and Synthesis
Produktnummer:
180057edaabbe64a3f8df624bb1ef4683d
| Autor: | Taraate, Vaibbhav |
|---|---|
| Themengebiete: | ASIC DFT Low power design RTL Synthesis STA |
| Veröffentlichungsdatum: | 08.01.2022 |
| EAN: | 9789813346444 |
| Sprache: | Englisch |
| Seitenzahl: | 330 |
| Produktart: | Kartoniert / Broschiert |
| Verlag: | Springer Singapore |
| Untertitel: | RTL Design Using Verilog |
Produktinformationen "ASIC Design and Synthesis"
This book describes simple to complex ASIC design practical scenarios using Verilog. It builds a story from the basic fundamentals of ASIC designs to advanced RTL design concepts using Verilog. Looking at current trends of miniaturization, the contents provide practical information on the issues in ASIC design and synthesis using Synopsys DC and their solution. The book explains how to write efficient RTL using Verilog and how to improve design performance. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies. The contents of this book will be useful to practicing hardware engineers, students, and hobbyists looking to learn about ASIC design and synthesis.
Sie möchten lieber vor Ort einkaufen?
Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.
Juristische Fachbuchhandlung
Georg Blendl
Parcellistraße 5 (Maxburg)
8033 München
Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen